fpga uart串口verilog波特率 奇偶 校验 可配置rs232 rs422 rs485代码
资料包清单：
1.uart_test：串口 Verilog altera工程代码，支持：波特率、校验位可配置，主时钟可配置。
2.uart说明书
3.quartus ii 13.0 ：安装包及破解
注1：工程均带有激励testbench，工程安装好之后，仿真路径设置之后，打开，点击RTL Simulation即可开始仿真
注2：代码均为纯Verilog，没有IP
注3：可进行顶层应用指导
注4：给出的工程为quartus II 13.0，给出testbench代码，并且已经在电路板中验证过。
YID:7319672003290901
tbNick_yowwt
